Rapidus 携手 RISC-V 设计企业 Esperanto，开发低功耗数据中心 AI 芯片

作者：溯波（实习） 2024-05-16 02:09

日本先进晶圆代工企业 Rapidus 昨日同美国 RISC-V 架构芯片设计企业 Esperanto 签署谅解备忘录，双方将合作开发面向数据中心领域的低功耗 AI 芯片。▲ 协议签署场景。图源 Rapidus 官网新闻稿Esperanto 是一家大规模并行、高性能、高能效计算解决方案设计企业，曾推出过一款名为的 ET-SOC-1 的 RISC-V 架构众核 AI / HPC 加速芯片。该芯片采用台积电 7nm 制程，包含 1088 个 64 位 ET-Minion 节能顺序核心和 4 个用于操作系统的 ET-Max

日本先进晶圆代工企业 Rapidus 昨日同美国 RISC-V 架构芯片设计企业 Esperanto 签署谅解备忘录，双方将合作开发面向数据中心领域的低功耗 AI 芯片。

协议签署场景

▲ 协议签署场景。图源 Rapidus 官网新闻稿

Esperanto 是一家大规模并行、高性能、高能效计算解决方案设计企业，曾推出过一款名为的 ET-SOC-1 的 RISC-V 架构众核 AI / HPC 加速芯片。

该芯片采用台积电 7nm 制程，包含 1088 个 64 位 ET-Minion 节能顺序核心和 4 个用于操作系统的 ET-Maxion 高性能乱序核心。ET-SOC-1 芯片还包括 160MB 的片上 SRAM 缓存。

IT之家此前曾报道，Rapidus 已于今年二月同另一家 RISC-V AI 芯片设计企业 Tenstorrent 达成 2nm AI 加速器合作协议。

Rapidus 社长小池淳义在昨日的记者会上强调，与 Esperanto 的合作建立在与前次协议不同的领域上，瞄准的是日益迫切的电力问题：

根据国际能源署的报告，在生成式 AI 和其他因素的驱动下，全球数据中心的电力需求在 2026 年可能达到 1000TWh，与日本全国的用电量相当。

Rapidus 与 Esperanto 的合作将结合双方在先进制程和节能芯片设计方面的优势，开发出符合 AI 时代的低功耗数据中心算力芯片。

AI 智能体支持先进半导体设计，Rapidus 发布 Raads 生成器与预测器

AI在线 12 月 18 日消息，日本先进半导体制造商 Rapidus 昨日在 SEMICON Japan 展会上发布了适用于其 Raads 解决方案的两款芯片 AI 设计工具，并将 Raads 的全称从“Rapidus AI 辅助设计解决方案”调整为“Rapidus AI-智能体设计解决方案”。 Raads 生成器是一款基于 LLM 的 EDA 工具，可将设计师输入的半导体规格转换为 RTL 级别的源代码；而 Raads 预测器则能结合上步得到的源代码与 Synopsys 设计约束对芯片的 PPA（AI在线注：功耗、性能、面积）参数进行预测。 Rapidus 表示，通过在现有 EDA 中集成 Raads，开发者可将设计时间缩短 50%、设计成本降低 30%。

12/18/2025 2:00:01 PM

溯波（实习）